# **EUROPEAN PATENT OFFICE**

# Patent Abstracts of Japan

**PUBLICATION NUMBER** 

01004013

**PUBLICATION DATE** 

09-01-89

APPLICATION DATE

26-06-87

APPLICATION NUMBER

62158905

APPLICANT: SONY CORP;


INVENTOR: SATO HIROSHI:

INT.CL.

: H01L 21/02 H01L 21/18 H01L 21/304

TITLE

: FORMATION OF SUBSTRATE



(1)

レウェハ

10凸面

るのの

2 ウエハ

1

ABSTRACT: PURPOSE: To eliminate a part not bonded when substrates are to be bonded by a method wherein faces to be bonded of the substrates are curved in such a way that convex faces are faced at right angles or at a prescribed angle to each other, the faced convex faces are brought into contact with each other and, after that, both faces are bonded while the curved faces are respectively restored to a plane.

> CONSTITUTION: Two disk-shaped waters 1 and 2 to be bonded are prepared; a force is exerted on these wafers 1, 2; the wafers are deformed and curved to be U-shaped in such a way that faces to be bonded become mutually convex faces 1a, 2a and that the mutually convex faces 1a, 2a are faced at right angles or at nearly right angles to each other. Then, the convex faces 1a, 2a of the wafers 1, 2 which have been curved to be U-shaped are initially brought into contact with each other near the center A in such a way that they are faced at right angles or at nearly right angles to each other. In succession, a curved state is released, and the wafers 1, 2 are respectively restored to a plane state and are superposed; they are heated and are bonded. A contact part is extended radially from the center A or from a point-like contact position near the center; a surrounding gas such as the air or the like is expelled; accordingly, the two waters 1, 2 are bonded closely to each other.

COPYRIGHT: (C)1989, JPO& Japio

### 19 日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 昭62-265717

@Int\_Cl.

識別記号

庁内整理番号

@公開 昭和62年(1987)11月18日

H 01 L 21/265 21/324 C-7738-5F C-7738-5F

審査請求 未請求 発明の数 1 (全 6 頁)

国発明の名称

ガリウムひ素集積回路用基板の熱処理方法

②特 願 昭61-109149

20出 願 昭61(1986)5月13日

②発明者 宮澤 信太郎

厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

**砂**発明者 日 向 文 明

厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

⑪出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

20代 理 人 弁理士 田中 正治

明 細 包

1 発明の名称

ガリウムひ素集積回路用具

板の熱処理方法

#### 2. 特許請求の範囲

- 1. ガリウムひ落からなる基板を高温長時間の 第1の熱処理をした後に、該基板表面にイオ ン注入によりイオン注入層を形成し、該イオ ン注入層内のひ素空孔を増加させない条件で、 注入されたイオンを電気的に活性化するため の高温短時間の熱処理を行うことを特徴とす るガリウムひ素集品回路用基板の熱処理方法。
- 2. 特許請求の範囲第1項記載のイオン注入場 内のひ案空孔を増加させない条件が、上記イオン注入概をシリコン酸化膜で覆うことによ ることを特徴とするガリウムひ素集積回路川 建板の熱処理方法。
- 3. 特許請求の範囲第1項記載のイオン注入路 内のひ案空孔を増加させない条件が、雰囲気 をひ案装気とすることによることを特徴とす るガリウムひ業集積回路用基板の熱処理方法。

- 4. 特許請求の範囲第1項記収の第1の熱処理を、750℃から1000℃の範囲、5時間から30時間の範囲で行うことを特徴とする
  ガリウムひ緊集積回路用基板の熱処理方法。
- 5. 特許請求の範囲第1項記載の第2の無処理を、750℃から850℃の範囲、15分から30分の範囲で行うことを特徴とするガリウムひ条集積回路用基版の熱処理方法。
- 3. 発明の詳細な説明

#### 産業上の利用分野

本発明は、原価に入手できる結局欠陥(転位)を含んだ半絶縁性GaAs(ガリウムひ系)結 品基板を用いても、転位の存在による電気的不均一性が抑制されている高均一なイオン注入活 性顔を形成する方法に関するものである。

#### 従来の技術

電界効果型トランジスク(FET)を用いた GaAS集積回路は、半絶様性GaAS結晶基 版表面にイオンは入により、FETの動作器 (n形話性路)を形成して製造されるのが…版

### 特開昭62-265717(2)

的であるが、このn 形活性層の電気的均一性が 型板全域にわたって要求される。このため、用 いられる結晶基板の均一性が活性層に強く反映 される。

これまで結晶 基板の不均一性変因に、(1) 結晶中の欠陥である転位の存在と分布、(2) 結晶中の歪分布、(3) 電気的欠陥である E L 2(半絶様性 G a A S 結晶に特有な欠陥の総称、 G a 格子位置に A S が入ったものといわれている) 遺産の不均一分布が挙げられている。

この中で(3)のEL2歳度の分布は、(1)の転位の分布と密接に関係している。(2)の歪分布については歪分布を均一にすることによるFET特性の均一性改善は認められるものの、その効果の理由については不明な点が多い。他方、結晶欠陥である転位自身、あるいは転密度がFET特性を左右することが明確になりつした無転位結晶が実現されており、(AppⅠ. Phys.Lett.Voi.44 No.6

際に、注入表面を窒化膜、酸化酸などで覆って行う場合には、その膜種によって均一性が左右されることもよく知られているが、その理由については削強ではない。

#### 発明が解決しようとする問題点

本発明の一つの目的は、板く一般的な液体対止引上げ(Liauid Encapsulated Czochralski:LEC)法による有転位結晶がもつ電気的不均一性を低減する方法を提供するもので、無転位結晶の品質に近い均一性が得られることから、暖価な結晶をGaAs集積回路用基板として用いることができる。

# 問題点を解決するための手段

木発明は、ガリウムひ落からなる基板を高温 長時間の第1の熱処理をした後に、その基板表 面にイオン注入によりイオン注入層を形成し、 そのイオン注入層内のひ素空孔を増加させない 条件で、注入されたイオンを電気的に活性化す るための高温短時間の第2の熱処理を行うこと 1985 P620-622)、FET特性の均一性は極めてよいことが実証されている。

しかしながら、この「「な加無転位結局の別造は極めて難しく、「「の偏析による欠陥の発生、反尺な単結局が得難い、結晶の電気的品質の再現性が乏しいなどいくつかの問題を抱えており、従って、「「な加無転位結局の価格も通常の有転位結晶に比べ数倍も高価であることから、GaAS集積回路のに実用化の一つのネックになっている。

一方、木発明者らはAppl、Phys、Lett、Vol、44 No、4 1984 P410-412 において、基板結晶を高温で長時間熱処理を施すことにより、結晶の電気的不均一性は1/2に改善されることを見い出している。しかしながら、熱処理後の結晶の電気的均一性は、上記のIn番加無転位結晶に比べれば、1/2~1/3ほど悪いことも判っている。

また、イオン注入技の活性化アニールをする

を特徴とする。

#### <u>ff M</u>

第2図は、LEC法で製作された結晶中の転位周辺での欠陥分布モデルを示す。転位にまつわる現象として、転位周辺にはEL2と称される固有欠陥が存在することは確められている。 EL2の正体は、AS<sub>Ga</sub>(Ga格子位置に入ったAS)アンチサイト欠陥であると言われており、AS格子位置からASが抜け出しGa格子位置に入ることによって生じる。このとき反応式は、

As<sub>As</sub>+V<sub>Ga</sub> → As<sub>Ga</sub>+V<sub>As</sub>

.. ... ( 1 )

従って、転位周辺でEL2が増加していることは【VAS】/【VGa】比が減少していること

# 特開昭62~265717(3)

を意味する。一方、 結晶中には G a 空孔 ( V <sub>Ga</sub> ) や A s 空孔 ( V <sub>As</sub> ) が、 1 O <sup>19</sup> c m <sup>-3</sup> 台存在していると言われている。また、転位周辺で A <sub>S i</sub> ( 反入形 A s 、すなわち格子間際に入ったひ素 ) が多いと、反応式

 $A_{Si}^+ V_{AS}^- A_{S}^- A_{S}^- \cdots \cdots$  (2) により、 $V_{AS}^-$  数度は減少することになる。すなわち、結局中の不均一性をもたらす転位の周辺は、  $[V_{AS}^-] / [V_{Ga}^-]$  比が小さいことを意味

FETの能動脳は一般にSiイオンをイオン 注入、活性化することで形成される。SiはG SASに対して両性で、ASサイトに入ったS i(Si<sub>AS</sub>)はアクセプタ、Gaサイトに入っ たSi(Si<sub>Ga</sub>)はドナとして動く。従って、 転位周辺では[V<sub>AS</sub>]/[V<sub>Ga</sub>]比が小さい、 すなわちAS空孔に比してGa空孔が多いので、 イオン注入されたSiは、AS格子位置よりも Ga格子位置の方に多く入り、その結果アクセ プタに比してドナが多くなり、電子からなるキ

置よりもG a 格子位置の方に多く入り、図値電圧の低下をもたらすとして説明できる。従って、高温長時間アニールは、ひ素空孔を減少させる効果があるといえる。

逆に、結晶表面で【VGa】顔度を増加させることができれば、第1図に示した【ASi】分布による優かな【VAS】変動分は、【VAS】が開けてきる。「VGa】比の大幅な低下をもたらすことが開けてきる。この【VGa】増加による影響を抑止することができる。この【VGa】増加のからGa原子をとり除くような設をつけることがの方はは、SiN膜よがあらる。すなわち、GaはSiO2 即中に拡散した。すなわち、Caはほとんど拡散しない。

したがってGa空孔の増加により、ドナの設度すなわちキャリア遺皮のはらつきが抑制され、その結果、閾値電圧のはらつきが抑制されることになる。

ャリアが増大する。このキャリア増大は、集結 回路用基板上に形成されたFETの関節電圧を 負にシフトする結果となり、転位から離れたF ETと近いFETとで、キャリア溜度のはらつ きが生じ、その結果関値電圧に違いが生じ、こ れが関値電圧のはらつき原因となる。

以上のように、従来は全く論議されていなかった転位周辺での欠陥モデルを提唱し、実験で確認することにより、転位の影響を低減できる方策を新しく抽出することができた。

第1図は、本発明によりFETの能動層を形成する第1の実施別を説明する図であり、(1)は結晶インゴット1を高温長時間無処理した後に切断・研磨してウェハ2とする。(2)は結晶インゴット1をウェハ2にした後に、ウェハ2の状態で高温長時間熱処理をする。(1)、(2)共以後は同様である。

すなわち、これらウェハ2にSiイオン3を注入し、注入イオンの活性化のアニールを施す際、Ga空孔環度VGaを基板表面、ずなわちイオン注入層4内で増加させる目的で、SiO2股5を気相成長法等適当な方法で付着させ、800℃で15分前後アニールをする。アニール後、SiO2 股5を除去する。こうして形成された集積回路用基板6を用いてFFT等の集積回路を形成する。

# 特開昭62-265717(4)

次に、高温長時間然処理の効果について実験 データをもとに説明する。

新4図は、800℃で24時間然蛆型した集 新回路用基板にFETを形成して、その関値電 圧(塩油)の分布をウェハ上<110>面内の 中心からの距離(機舶)に対して●印で示して あり、熱処理を施さない場合は〇印で示してあ る。無熱処理ウェハでは、関値の変動は大きく、 その不均一性を示す標準偏差るVthは119m Vであったものが、高温度時間熱処理により5 9mVに減少し、熱処理効果は約1/2である ことが刊る。この時の注入イオン活性化にはS i N級(シリコン窒化験)を保護膜として用い

次に、注入イオン話性化アニールの為の保護 般としてSiO₂(シリコン酸化腺)を用いた 弱が第5図であるが(複軸はシートキャリア 遊 度NS、横値は<110>面内の中心からの距 効)、SiN胶を用いた場合に比べてイオン注 入活性層のキャリア濃度NSのばらつきは、約

て明白にできた転位の影響を抑止するために、第4回に示した高温長時間熱処理の効果と、第5回に示した注入イオン活性化アニール用保護 設にSiO2 股を用いて得られる効果を組合せ て、相乗的に均一性を向上させることができる ことを提示するものである。

 1/2に低減されている。SIN膜を用いた場合の破ねの、いわゆるW形分布は、ウェハ而内の転位分布(〇印)であるW形分布を反映している。この場合、ウェハには、イオン注入前の 路温長時間熱処理は施していない。FETの関 値電圧V<sub>ID</sub>は

 $V_{th} \equiv V_{bi} - (q/2 \epsilon \epsilon_0) n \cdot d^2$ =  $V_{bi} - (q/2 \epsilon \epsilon_0) n \cdot d^2$ .......(3)

で近似される。ここに V bi はショットキー防壁電圧で約 O.8 V.ε、ε o は比誘電率と資空の誘電率、 q は単位電荷、 n は活性層のキャリア密度、 N S は活性層のシートキャリア 設度、 d は活性層の深さ(~ O.1 4 μm)である。 d は活性層の深さ(~ O.1 4 μm)である。 より F E T の 図値 V thの 均一性を評価できるから、 第 5 図の S i O 2 数を用いたアニールに比べ、 δ V th は約 1 / 2 以下になることがいえる。

本発明の主旨は、前述の欠陥モデルから初め

のものが、±0.4×10<sup>11</sup>/cm³(第6図)に減少している。これは単独で処理した場合の1/2に減少することに比して、さらに減少しており、明らかに相乗効果があると認められる。本実施例では、高温長時間熱処理の条件は、

800でで15、24時間の例を示したが、少なくとも750で以上、5時間以上で、温度が低りれば長時間、高ければ短時間でよいことは明らかである。然処理条件は、750で~1000で、5時間~30時間が好適である。然処理条件は、本発明の主旨を限定するものでない。また、V<sub>G</sub>a 数度を増加させ初る让入イオン活住化アニール用股は、SiO<sub>2</sub> 股について述べたが、一連の酸化股、例えばSiO<sub>2-x</sub> N<sub>x</sub> 股のような化合物からなる股でもよく、近は注入でい、一連の酸化股、例えばSiO<sub>2-x</sub> N<sub>x</sub> 股のような化合物からなる股でもよく、近は注入でいたのような化合物からなる股でもよく、近は注入されたSiイオンの活性化を促進する股であれたに、本発明の主意を逸限しない。さらにつけ加えれば、本発明の主意を逸限しない。そ第四項中でアニールすることで、本発明の基本となって

# 特開昭62-265717(5)

デルを考えると、話性層中にASiを増加させること、すなわちASの空孔を増加させないことになるから、高温長時間熱処理の効果と同じことになり、従って高温長時間熱処理選板と、AS雰囲気中でのアニールとを机合せても、本発明の主旨に沿っていることは明らかである。

#### 発明の効果

以上説明したように、 高温反時間 然処理による 均一性向上効果と、 V Gaを 増加させる S i O 2 系 膜、 あるいは A s 雰囲気)による L A イオン活性化アニールの 均一性向上効果を 和合せることによって、 A Si を 増加させる 相乗効果により、シートキャリア 讃 使 や 岡 伽 電気 等 の 均一性がよい。 すな わちより 均一性のよい 電気 的活性度を 有する 集 福 回路 用 具 板 を 得ることができる。

#### 4. 図面の簡単な説明

第1回は、本発明の実施例を示す略類図である。

第2回は、転位周辺の欠陥モデルを示す図で

ある。

第3回は、転位からの距離によるFET関係 の変化を示す図である。

第4回は、集品回路用基板面上の関値変化を 示す図である。

第5回は、SiO<sub>2</sub> 股とSiN数で比較した シートキャリア濃度の分布を示す図である。


第6回は、高温長時間然処理とSiO2 股アニールの組合せによるシートキャリア濃度の分布を示す図である。


出願人 日本電信電話株式会社


代理人 弁理士 田 中 正 治




# 第 1 図








第 4 図





第6図